2026年5月12日，光学领域国际知名期刊《Light: Advanced Manufacturing》刊发精密仪器研究中心团队在极紫外（EUV）计算光刻领域的最新成果，题为“Full-chip EUV curvilinear mask optimization（全芯片EUV曲线掩模优化）”，并推荐为正封面文章。博士生何玭炫为论文第一作者，刘世元教授、刘佳敏博士为通讯作者。

光刻是集成电路制造的核心工艺，成像精度直接决定芯片关键尺寸与性能。在7nm及先进节点，EUV光刻已成为高端芯片量产的核心技术。掩模优化通过迭代调整图形，补偿光学邻近与厚掩模效应，是保障晶圆图形保真、扩大工艺窗口的关键。相比深紫外（DUV）光刻，EUV厚掩模效应更强，高精度仿真导致算力消耗激增；行业转向曲线掩模图形后，传统模型难以高效适配；部分相干照明需大量光源点独立仿真，进一步加重计算负担。全芯片尺度下，同时精确考虑厚掩模效应、曲线图形与部分相干照明的EUV掩模优化，长期受效率低、内存占用大、工程化难等瓶颈制约，是先进计算光刻发展的关键难题。

针对上述问题，该研究构建融合深度学习正向建模与梯度逆向优化的一体化框架，可同时兼容厚掩模效应高精度表征、曲线图形优化与部分相干照明计算，为长期存在的计算效率与内存瓶颈提供系统性解决方案；方案采用基于修正波恩级数的高精度EUV掩模模型生成训练数据，搭建U‑Net架构代理模型，以振幅与相位扰动表征三维厚掩模效应，通过背景剔除、相位解缠绕等预处理消除入射角度冗余干扰、降低模型复杂度，实现多光源点入射下掩模近场的快速精准预测；方案提出基于伴随法的切片式近似梯度计算，将折叠的三维电场重构为空间展开形式的电场分布，以抑制梯度在掩模厚度方向的波动，仅用单层掩模电场切片即可完成梯度求解，无需存储完整三维场数据，大幅降低内存占用，支撑大规模并行与全芯片尺度优化。

图1 极紫外光刻示意图与所提出的掩模优化框架

研究选取典型BigMaC 图形开展掩模优化验证，其晶圆关键尺寸为19.41 nm。优化采用三阶段策略逐步扩充光源采样点数，目标损失函数呈现稳定收敛趋势。优化所得掩模图形可有效补偿厚掩模效应影响，晶圆成像质量较优化前大幅提升，最终轮廓与设计目标高度一致。关键尺寸对比测试显示，所建立代理模型与基准模型之间的相对误差均控制在3.5%以内，充分证实该优化框架具备优异的计算精度与可靠性。

图2 典型图案掩模优化。a 优化过程损失函数收敛曲线。b 优化前后的掩模图案对比。c 优化前后的晶圆与目标图案对比，以及使用参考模型计算的优化后的晶圆图案。

此外，该研究开展了大规模掩模优化验证，选取由多角度重复逻辑图形构成的复杂图案，晶圆尺度覆盖31.4 μm²。优化结果表明，即使训练数据未经过特意旋转，代理模型也能适配不同朝向的掩模图案，展现出优异泛化能力。优化后的晶圆图案与目标高度一致，与基准模型结果吻合度高，有效验证了该框架在复杂大规模场景下的有效性与稳定性。

图3 大规模掩模优化示。a 掩模优化目标图案。b 优化后的局部晶圆图案与目标图案的对比和验证。

该研究提出全芯片EUV曲线掩模优化框架，融合深度学习与梯度优化，能够同时考虑厚掩模效应、曲线图形与部分相干照明。速度较传统方法提升4个数量级，兼顾极致效率与超高精度，高效实现全芯片掩模优化，支撑先进制程芯片批量化制造。

论文信息：

P. He, J. Liu, H. Gu, S. Zhang, Q. Xia, H. Jiang, and S, Liu. "Full-chip EUV curvilinear mask optimization", Light Adv. Manuf. 7, 52 (2026).